第1部 Siウェハと主要プロセス＆装置の基礎講座
9：30〜14：00 （12：00〜12：50 ランチ+名刺交換会）
|
◇Si（シリコン）ウェハ
半導体を作り込むためのベースとなる「シリコン・ウェハ基板」とは
―なぜSi／円形／さらなる大口径化など、ウェハの役割りと基礎知識―
◇半導体ファブ（工場）
半導体工場の装置レイアウトは
―プロセス順ではなく、ベイという考え方―
◇洗浄
半導体製造の大敵：ゴミ／超微細なゴミも徹底的に排除する
―洗浄の役割と前洗浄＆後洗浄の重要性―
◇成膜
平坦面にも凹凸部にも、孔（ホール）の中にも、様々な膜を形成する
1．熱によって薄膜を形成する
―大量に処理するバッチ方式とウェハ一枚づつ処理する枚葉方式―
2．雪が降るように堆積するCVD（Chemical Vapor Deposition）方式
3．無数の粒子があられのように降り積もるスパッタリング（PVD：Physical Vapor Deposition）方式
4．多層配線工程のみで使用するCu（銅）電解めっき方式
◇リソグラフィ（露光）
（エッチングで）加工したくない領域をレジストでブロックする「パターニング」
―リソの仕組みと役割・様々な手法／マスク・レジスト・現像・アッシングも踏まえて―
◇エッチング
レジストでブロックされていない領域を削り取り、膜を様々な形状に加工する
―微細な形状も自在に加工する「微細加工」―
◇イオン注入・熱処理
ヒ素もしくはリン、ボロンといった不純物を注入し活性化する「イオン注入・アニール工程」
―電気を通さないシリコン・ウェハに特定の電気特性を持たせる―
―半導体素子（トランジスタ）の性格付けを行う（n型、p型）
◇平坦化
リソグラフィ（露光）のために、形成膜の表面は常に凹凸なしとする
―CMP（Chemical Mechanical Polishing：化学機械研磨）―
凹凸のある形成膜の表面を、Chemical（化学研磨剤）やパッドなどを使って、Mechanical（機械的に）Polishing（削って）平坦化する
ナノフロント研究所 （元ソニー(株) 半導体プロセス・エンジニア）
佐藤 淳一 （さとう じゅんいち）
|
第2部 半導体デバイスが動作する基本原理
14：00〜14：40
|
『トランジスタ』が動く仕組みについて学ぶ
―p型トランジスタとn型トランジスタ、そしてCMOSについて―
佐藤 淳一 （さとう じゅんいち）
|
第3部 紙芝居で見る半導体製造プロセス・フロー
14：40〜18：00 （途中、15分ないし20分間のコーヒーブレイク）
|
◇トランジスタ構造と役割り
◇ウェハ前処理工程
トランジスタが形成されるまで『フロントエンド・プロセス』
―主要6ブロックを紙芝居で見る／素子分離、ウェル形成、ゲート形成、サイドウォールとソース／ドレイン形成、シリサイド化、Wプラグ形成―
多層配線が形成されるまで『バックエンド・プロセス』
―加工してから埋め込むAl配線と埋め込んでから加工するCu／low-k配線―
◇後工程
出来上がったLSIをパッケージする『パッケージング・プロセス』
―パッケージングの役割りと組立工程、そして出荷へ―
半導体産業新聞
松下 晋司 （まつした しんじ）
|
