ビギナーのための半導体講座両日受講コース

サマースクール2009

ビギナーのための半導体／夏講座

これだけは知っておきたい半導体プロセス＆装置・ファブ

両日受講コース

文系出身者のための基礎コース　2009年8月26日(水) 09：30～18：00
総合基本コース　2009年8月27日(木) 09：30～17：30

於明神会館（東京・御茶ノ水）

多数のご参加、ありがとうございました。

　より理解度を深めたい方にお勧めのコースです。特別価格でのご提供とともに、両日それぞれご本人あるいは代理の方が別々にご出席されても構いません。

　特典：ご参加者全員の方に、(社)日本半導体製造装置協会発行の「半導体ができるまで」前工程と後工程の工程図を進呈致します。

■ 講演内容

基礎コース　2009年8月26日(水)

第1部　Siウェハと主要プロセス＆装置の基礎講座
　9：30～14：00　（12：00～12：50　ランチ+名刺交換会）

◇Si（シリコン）ウェハ
半導体を作り込むためのベースとなる「シリコン・ウェハ基板」とは
―なぜSi／円形／さらなる大口径化など、ウェハの役割りと基礎知識―

◇半導体ファブ（工場）
半導体工場の装置レイアウトは
―プロセス順ではなく、ベイという考え方―

◇洗浄
半導体製造の大敵：ゴミ／超微細なゴミも徹底的に排除する
―洗浄の役割と前洗浄＆後洗浄の重要性―

◇成膜
平坦面にも凹凸部にも、孔（ホール）の中にも、様々な膜を形成する
1．熱によって薄膜を形成する
―大量に処理するバッチ方式とウェハ一枚づつ処理する枚葉方式―
2．雪が降るように堆積するCVD（Chemical Vapor Deposition）方式
3．無数の粒子があられのように降り積もるスパッタリング（PVD：Physical Vapor Deposition）方式
4．多層配線工程のみで使用するCu（銅）電解めっき方式

◇リソグラフィ（露光）
（エッチングで）加工したくない領域をレジストでブロックする「パターニング」
―リソの仕組みと役割・様々な手法／マスク・レジスト・現像・アッシングも踏まえて―

◇エッチング
レジストでブロックされていない領域を削り取り、膜を様々な形状に加工する
―微細な形状も自在に加工する「微細加工」―

◇イオン注入・熱処理
ヒ素もしくはリン、ボロンといった不純物を注入し活性化する「イオン注入・アニール工程」
―電気を通さないシリコン・ウェハに特定の電気特性を持たせる―
―半導体素子（トランジスタ）の性格付けを行う（n型、p型）

◇平坦化
リソグラフィ（露光）のために、形成膜の表面は常に凹凸なしとする
―CMP（Chemical Mechanical Polishing：化学機械研磨）―
凹凸のある形成膜の表面を、Chemical（化学研磨剤）やパッドなどを使って、Mechanical（機械的に）Polishing（削って）平坦化する

ナノフロント研究所　（元ソニー(株)　半導体プロセス・エンジニア）

佐藤淳一　（さとうじゅんいち）

第2部　半導体デバイスが動作する基本原理
　14：00～14：40

『トランジスタ』が動く仕組みについて学ぶ
―p型トランジスタとn型トランジスタ、そしてCMOSについて―

佐藤淳一　（さとうじゅんいち）

第3部　紙芝居で見る半導体製造プロセス・フロー
　14：40～18：00　（途中、15分ないし20分間のコーヒーブレイク）

◇トランジスタ構造と役割り

◇ウェハ前処理工程
トランジスタが形成されるまで『フロントエンド・プロセス』
―主要6ブロックを紙芝居で見る／素子分離、ウェル形成、ゲート形成、サイドウォールとソース／ドレイン形成、シリサイド化、Wプラグ形成―
多層配線が形成されるまで『バックエンド・プロセス』
―加工してから埋め込むAl配線と埋め込んでから加工するCu／low-k配線―

◇後工程
出来上がったLSIをパッケージする『パッケージング・プロセス』
―パッケージングの役割りと組立工程、そして出荷へ―

半導体産業新聞

松下晋司　（まつしたしんじ）

総合基本コース　2009年8月27日(木)

■ 講演内容

09：30～10：30

『半導体とは？』どんな電子デバイス
半導体が動作する基本原理／記憶すること＆演算すること

NECエレクトロニクス(株)　先端デバイス開発部先端CMOS開発グループ
グループマネージャー

今井清隆　（いまいきよたか）

10：30～11：30

半導体製造プロセスにおける『マスク』の重要性
量産プロセスの考え方とリソグラフィの位置付けも踏まえて

大日本印刷(株)　電子デバイス事業部電子デバイス研究所主席研究員

法元盛久　（ほうがもりひさ）

11：30～12：40

半導体『トランジスタ』はどのようにして作る
（前工程：フロントエンド・プロセス）
90nmノード対応のトランジスタ形成そのプロセス技術と必要な装置・材料

NECエレクトロニクス(株)　先端デバイス開発部先端CMOS開発グループ
グループマネージャー

今井清隆　（いまいきよたか）

12：40～13：30　　ランチ＋名刺交換会

13：30～14：30

半導体『多層配線』はどのようにして作る
（前工程：バックエンド・プロセス）
Al多層配線とCu／low-k多層配線そのプロセス技術と必要な装置・材料

(株)ルネサステクノロジ　生産本部ウエハプロセス技術統括部プロセス開発部
配線モジュール開発グループ技師

楠見嘉宏　（くすみよしひろ）

14：30～15：20

半導体『パッケージ』はどのようにして作る
（後工程：パッケージング・プロセス）
パッケージング・プロセスと必要な装置・材料

　　（依頼中）

15：20～15：40　　コーヒーブレイク

15：40～16：30

半導体デバイスの進化を担う最新パッケージング技術
さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する

　　（依頼中）

16：30～17：30

半導体製造における最大の大敵／異物・汚染からウェハを守る
パーティクル・ケミカル対策と静電気対策

三菱電機(株)　パワーデバイス製作所品質保証部

園田信夫　（そのだのぶお）

＊講演タイトル、講演者は都合により変更する事がありますので、ご了承ください。

■ イベント概要

主催：	半導体産業新聞
コード：	H71
日時：	2009年8月26日（水） 09：30～18：00　（文系出身者のための基礎コース） 2009年8月27日（木） 09：30～17：30　（総合基本コース）
会場：	東京・御茶ノ水　明神会館（神田明神境内）
参加費：	6万3,000円／1名（テキスト、食事・飲み物、消費税込）

■ お問い合わせ先

○ 産業タイムズ社　事業部
　　　FAX: 03-5835-5494　　TEL: 03-5835-5894
　　　E-mail: scnw@sangyo-times.co.jp

トップページへ戻る