第1部 トランジスタ周りの名称と役割りを覚えましょう
|
09：30〜10：40（70分）
CMOSロジックに見るトランジスタ構造と役割り
四つの言葉でトランジスタ構造を攻略しましょう
半導体産業新聞
松下 晋司 （まつした しんじ）
|
10：40〜12：00（80分）
主要デバイスのトランジスタ動作をもう少し詳しく
ロジックとメモリ（DRAM、フラッシュ）について
エスアンドエスセミコン （元 (株)日立製作所 半導体事業部）
川本 洋 （かわもと ひろし）
|
12：00〜12：50 ランチ＋名刺交換会
|
第2部 ウェハと主要プロセス＆装置の名称と役割りを覚えましょう
|
12：50〜14：50（120分）
半導体製造プロセス
半導体製造プロセスは、なんのためにあるのでしょうか
なぜウェハを大口径化し、なぜ高額な装置を導入するのか
Si（シリコン）ウェハ
半導体を作り込む「シリコン・ウェハ基板」
なぜSi／円形／大口径化など、ウェハの役割り
洗浄
半導体製造の大敵：ゴミを徹底的に排除する
ウェハにゴミが付着するとどうなる
成膜
導電膜や絶縁膜などをウェハ全面に形成する
1．熱を利用して酸化膜（SiO2膜）を形成する
〜大量に処理するバッチ式とウェハ一枚づつ処理する枚葉式
2．熱やプラズマによるガス反応を利用して成膜するCVD（Chemical Vapor Deposition）
3．金属の塊が砕け、飛び散って付着するスパッタリング（PVD：Physical Vapor Deposition）
4．多層配線工程で使用するCu（銅）電解めっき
リソグラフィ（露光）
（エッチングで）加工したくない領域をレジストでブロックする「パターニング」
リソの仕組みと役割・様々な手法／マスク・レジスト・現像・アッシングも踏まえて
エッチング
レジストでブロックされていない領域を削り取り、ウェハ全面に形成した膜を様々な形状に加工
イオン注入・熱処理
ヒ素やリン、ボロンの不純物を注入し活性化する「イオン注入・アニール工程」
1．シリコン・ウェハに特定の電気特性を持たせる
2．半導体素子（トランジスタ）の性格付けを行う（n型、p型）
平坦化
リソグラフィ（露光）のために、成膜後の表面は常に凹凸なしにする
CMP（Chemical Mechanical Polishing：化学機械研磨）
凹凸のある形成膜の表面を、Chemical（化学研磨剤）やパッドなどを使って、Mechanical（機械的に）Polishing（削って）平坦化
半導体ファブ（工場）
半導体ファブ内の装置レイアウトは
装置配列はプロセス順ではなく、ベイという考え方
エスアンドエスセミコン （元 (株)日立製作所 半導体事業部）
川本 洋 （かわもと ひろし）
|
14：50〜15：10 コーヒーブレイク
|
第3部 紙芝居で見る半導体製造プロセス・フロー
|
15：10〜18：00（170分）
Part. I ウェハ前処理工程 I『フロントエンド・プロセス』
CMOSロジックのトランジスタが形成されるまで
主要6ブロックを紙芝居で見る
素子分離、ウェル形成、ゲート形成、サイドウォールとソース／ドレイン形成、シリサイド化、Wプラグ形成の6工程
Part. II ウェハ前処理工程�供悒丱奪�エンド・プロセス』
CMOSロジックの多層配線が形成されるまで
Al多層配線とCu多層配線
加工してから埋め込むAl配線と埋め込んでから加工するCu／low-k配線
Part. III 後工程『パッケージング・プロセス』
出来上がったLSIをパッケージする
パッケージングの役割りと組立工程、そして出荷へ
半導体産業新聞
松下 晋司 （まつした しんじ）
|
9：30〜10：30（60分）
『半導体とは？』どんな電子デバイス
半導体が動作する基本原理／記憶すること＆演算すること
ルネサス エレクトロニクス(株) 生産本部 デバイス・解析技術統括部 先端デバイス開発第二部 部長（元 NECエレクトロニクス(株) 先端デバイス開発部 先端CMOS開発グループ グループマネージャー）
今井 清隆 （いまい きよたか）
|
10：30〜12：00（90分）
『トランジスタ』はどのようにして作る （前工程：フロントエンド・プロセス）
90〜65nmノード対応のトランジスタ形成、そのプロセス技術と必要な装置・材料
ルネサス エレクトロニクス(株) 生産本部 デバイス・解析技術統括部 先端デバイス開発第二部 部長（元 NECエレクトロニクス(株) 先端デバイス開発部 先端CMOS開発グループ グループマネージャー）
今井 清隆 （いまい きよたか）
|
12：00〜12：50 ランチ+名刺交換
|
12：50〜14：20（90分）
『多層配線』はどのようにして作る （前工程：バックエンド・プロセス）
Al多層配線とCu／low-k多層配線 そのプロセス技術と必要な装置・材料
ルネサス エレクトロニクス(株) 生産本部 プロセス技術統括部 プロセス成膜技術部 配線成膜開発課 主任技師 （元 (株)ルネサス テクノロジ 生産本部 技術開発統括部 配線成膜開発グループ 技師）
森本 昇 （もりもと のぼる）
|
14：20〜14：30 ブレイク
|
14：30〜15：20（50分）
『パッケージ』はどのようにして作る （後工程：パッケージング・プロセス）
パッケージング・プロセスと必要な装置・材料
（依頼中）
|
15：20〜15：40 コーヒーブレイク
|
15：40〜16：30（50分）
半導体デバイスの進化を担う最新パッケージング技術
さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する
（依頼中）
|
16：30〜16：40 ブレイク
|
16：40〜18：00（80分）
2012年半導体産業のマーケット動向
半導体産業新聞
稲葉 雅巳 （いなば まさみ）
|
