timeslogos.gif (2969 バイト)
©コピーライト情報

scnewslogo.gif (6288 バイト)
1998624日 水曜日
forum_menu.gif (1545 バイト)
forum_gaiyo.gif (595 バイト)forum_sanka.gif (759 バイト)
archmenu.gif (2009 バイト)archevent.gif (672 バイト)linkic.gif (646 バイト)linkdev.gif (642 バイト)linkman.gif (612 バイト)linkdis.gif (508 バイト)linkmedia.gif (691 バイト)
scnewsmenu.gif (1843 バイト)

timesbook.gif (1547 バイト)
annual.gif (573 バイト)publish.gif (823 バイト)


timessub.gif (1623 バイト)

timesapo.gif (1916 バイト)

特別リポート 300mmウエハー時代到来 No.4
量産開始は2000年以降〜NEC先行の展開

 

 従来各社が行っていた装置・材料の初期評価をSeleteが肩代わりし着実に進んでいるが、その後は各社の仕様に合わせて個別の評価作業がスタートする。では、各社の個別評価から量産ラインの構築までのスケジュールはどうか。現状では各社各様の対応となっているが、NECが先行しているといえそうだ。
 NECは、今年後半から装置の個別評価を本格化させる方針。99年1〜3月には相模原事業所で試作ラインを立ち上げる。それまでに装置の高い完成度を要求すれば評価作業が遅れる可能性もあることから、評価と同時に装置を改良しながら量産の可能性のある装置を最終的に選定する方針だ。
 2000年半ばには0.18μmプロセスでの量産ラインの構築が可能になる。最初の量産拠点はNEC九州の第8拡散棟1階。2000年半ばに量産を開始すれば当初計画よりも1年ほど遅れるにとどまる。国内の半導体メーカーでは最も早い立ち上げになりそうだ。
 同社は先日、米国での300mmウエハー対応工場の新設を発表した。今後4年間に約1800億円を投じて延べ約5万5700平方メートルの新工場を建設、2002年に稼働させる。0.15μmプロセスを採用、月産2万枚を計画している。システムLSI、256MDRAM、1GDRAMなどを生産する。
 東芝は、かねて大口径化よりも微細化を先行させる方針を打ち出しているが、その方針どおり300mmへの取り組みは慎重さが目立つ。装置評価についてはSeleteの評価結果が最低ラインというものの、自社での評価スケジュールはこれから決めるとしており時期は未定。試作ラインの設置場所も未定だ。
 量産開始時期も今のところ未定だが、2〜3年は遅れるとしており2001年後半〜2002年ごろが妥当なところか。メモリーの生産からスタートするため、量産拠点は四日市工場になる。ただ、新棟を建設する時間が必要だ。量産時期が大幅にずれ込めば0.13μmプロセスでの量産開始もあり得そうだ。
 日立製作所は、すでに97年第3四半期からデバイス開発センターで一部の装置評価および開発を開始している。試作ラインも同センターに構築する見込み。量産拠点は那珂工場N3棟を予定しているが、量産開始時期については装置の完成度と市況を見ながら詳細を検討中だが、2000年後半以降が有力か。
 装置評価はSeleteのデータを活用し特殊設備を自社で評価中であり、98年末には完了の予定。300mm量産ラインは、0.18μmで立ち上げる予定になっており、システムLSI、256MDRAM、大容量フラッシュメモリー、SHマイコンを生産する予定になっている。
 富士通は、2001年後半から試作ラインの構築に取り組む見込み。三重工場2番館に構築、ラインを拡張して少量産まで立ち上げる。それまでは200mmラインを使って300mmを想定した検証を実施。プロセスシーケンスなどは8インチラインで取り、シミュレーションなども実施、デバイス評価を行う。
 並行して着工を延期した量産拠点を2001年にも建設、早くても2002年以降の量産開始を見込んでいる。量産立ち上げ時のデザインルールは0.15μmになりそうだ。量産品目はDRAMあるいはフラッシュメモリーを予定。個別の装置評価はSeleteの評価を待って開始する。
 三菱電機は、Seleteでの評価結果を待って、99年後半から自社内での装置評価に着手する見通し。試作ラインは高知工場に構築する予定であり、それまでには新棟を建設することから2000年ごろになりそうだ。
 試作ラインは量産用クリーンルームの一部を使って構築、少量産を経て、量産ラインに拡張する方針。量産開始時期は2001年〜2002年が見込まれる。DRAM、SRAM、フラッシュなどメモリーが主体だが、ロジックも生産できる混流ラインを構築する。デザインルールは0.15〜0.13μmとなりそうだ。

トップページに戻る


© Copyright 1998 Sangyo Times, Inc. All Rights Reserved