timeslogos.gif (2969 バイト)
©コピーライト情報

scnewslogo.gif (6288 バイト)
1998812日 水曜日
forum_menu.gif (1545 バイト)
forum_gaiyo.gif (595 バイト)forum_sanka.gif (759 バイト)
archmenu.gif (2009 バイト)archevent.gif (672 バイト)linkic.gif (646 バイト)linkdev.gif (642 バイト)linkman.gif (612 バイト)linkdis.gif (508 バイト)linkmedia.gif (691 バイト)
scnewsmenu.gif (1843 バイト)

timesbook.gif (1547 バイト)
annual.gif (573 バイト)publish.gif (823 バイト)


timessub.gif (1623 バイト)

timesapo.gif (1916 バイト)

IBM、3種類の半導体パッケージ(PBGA、MCM-Lなど)発表、システム・オン・チップに最適

 

 IBMコーポレーション(ニューヨーク州アーモンク、日本法人=日本アイビーエム(株) 東京都港区六本木3-2-12、Tel.03-3586-1111)は、超ファイン・ピッチ・ワイヤー接合プラスチック・ボール・グリッドアレー(PBGA)、ガラス・セラミック・チップ・キャリアー、ラミネート・マルチチップ・モジュール(MCM-L)の3種類の新しい半導体パッケージを発表した。これらのパッケージは、チップとシステム本体との間の高性能な接続を実現し、チップに組み込む回路を増やしたときに発生するボトルネックを軽減する。
 超ファイン・ピッチ・ワイヤー接合PBGAは、セラミック技術とプリント配線基板を組み合わせて、革新的なワイヤー接合による接続機能を実現した。これにより、ダイ・パッドのピッチを業界標準の80μmから60μm以下にすることができる。1000を越えるI/Oのオフチップの相互接続密度をサポートするので、0.18μm以下のプロセスに適している。ワイヤー接続を使用しているメーカーは40%のオンエッジを削減できるので、ダイサイズを20〜50%縮小するか、入出力機能を向上させて、チップ回路を増やすことができる。
 ガラス・セラミック・チップ・キャリヤー技術は、高価な薄膜をガラスセラミックプロセスから除去することにより利用を可能にしている。業界最高のオフチップおよびカード接続密度を特徴としており、オンパッケージのI/O数は5000まで、オフパッケージのI/O数は1600以上である。ガラス・セラミックとシリコンは熱膨張係数に大差がないため、ダイのサイズを十分に大きくすることができ、チップとパッケージの信頼性を問わずに30mmまでのダイサイズに適合、これにより、大規模なシステム・オン・チップ設計が実現する。
 MCM-Lパッケージング・ソリューションは、複数のチップをシステム・レベル基板上にパッケージングできるので、I/O接続数を削減できる。また、露出したダイを高密度実装することで、相互接続が短縮され、基盤への信号転送時間の低減、容量負荷の低下、ストロークの低下、オフチップの駆動電力の低下など回路性能が向上する。軽量、小型、低い信号線抵抗、高いDC電流を特徴としている。設計の柔軟性を備えているためSiGeやGaAsなどの混合シリコン技術を必要とするアプリケーションにも適している。

トップページに戻る


© Copyright 1998 Sangyo Times, Inc. All Rights Reserved